Intel详细介绍了其中的三款新至强包括诸多技术细节以及性能水平

今年3月底的一次研讨会上，Intel公布了2023-2025年至强平台路线图，首次公布了未来四款重磅新品的代号、工艺和初步设计。

HotChips2023大会上，Intel详细介绍了其中的三款新至强，包括诸多技术细节，以及性能水平。

首先是EmeraldRapids，现有第四代可扩展至强(SapphireRapids)的继任者，命名为第五代可扩展至强。

它在工艺、架构、接口等各方面都保持不变，相当于一个升级增强版，比如频率更高之类的，但细节暂未公开，预计最多增加到64个核心。

EmeraldRapids目前已经向客户送样，将在第四季度按期发布上市。

明年才是重头戏，并且首次分两步走，一个是上半年的纯小核SierraForest，一个是稍后跟进的纯大核GraniteRapids。

之所以会分两条腿走路，Intel表示，原因主要是市场和客户需求的变化。

一方面，HPC高性能计算、AI人工智能都属于计算敏感型应用，依然需要强大的单核、多核性能。

另一方面，更高的核心密度、更高的能效的需求越来越高，传统的高性能核心难以满足，而且容易造成浪费。

事实上，AMD这一代霄龙处理器，就是走的这种路线，既有高性能的Zen4架构(最多96核心)，也有度高能效的Zen4c架构(最多128核心)。

Intel预告未来三大至强：144个纯小核功耗只需200W

SierraForest、GraniteRapids新至强都采用了模块化SoC设计，一是包含处理器核心、内存的计算模块，二是负责输入输出的IO模块，彼此分离，再结合EMiB封装、网格互连接口(meshfabricinterface)，可以灵活组合、扩展。

基本单元是核心模块(CoreTile)，包括核心、二级缓存、缓存、网格互连接口等部分。

值得一提的是，E核、P核之间共享IP、固件、操作系统、软件堆栈，开发利用更为简洁高效。

新至强支持最多12通道的DDR5内存，包括新的MCRDIMM规格，通过多路合并获得更高带宽，还有新的IntelFlatMemory技术，可在DDR5、CXL之间实现硬件管理数据转移，使得内存总容量对软件可见。

同时支持最多136条PCIe5.0/CXL2.0通道，最多6条UPI总线。

E核是全新设计的架构，前端、乱序引擎、标量引擎、矢量引擎、内存子系统等规格模块都针对能效进行特别优化，同时与P核共享硬件平台、软件堆栈，还会用上先进的Intel3制造工艺。

每个E核具备64KB一级指令缓存，每2个或4个E核组成一个模块(Tile)，共享最多4MB二级缓存，共享频率和电压域，共享网格互连接口，然后所有E核共享缓存，平均每4个分配到3MB。

软件功能支持BF16、FP16数据格式与转换，支持AVXAI加速等各种现代指令集，以及RAS可靠性、安全特性、虚拟化。

SierraForest最多144核心，支持单路、双路，也就是单系统最多288核心288线程，功耗则低至200W。

对比现有四代至强，它的核心密度增加最多2.5倍，能效则提升最多2.4倍。

P核则是基于成熟架构，针对单核性能优化并提升能效，具备单独的电源管理控制器，重点改进分支预测、未命中恢复，同样是Intel3制造工艺。

每个P核具备64KB16路一级指令缓存，支持增强型AMX指令、新的FP16浮点指令，号称混合AI负载性能提升2-3倍。

GraniteRapids则支持单路、双路、四路、八路，但核心数量暂未公开。

未来，P核、E核至强将分别继续演化，其中E核的下一代代号ClearwaterForest，有望用上Intel18A工艺，预计最早2025年面世。

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！