详细的StrixHalo和StrixPoint规格由官方泄露的AMD文档提供

基于Zen5和RDNA3.5的AMDStrix和StrixHaloAPU即将上市，有望带来巨大的性能提升。现在，一份泄露的AMD官方文件显然包含了StrixPoint和StrixHalo产品的详细规格，后者的计算单元是Radeon780M的3倍以上。

由于大量的和谣言，我们对StrixPoint和StrixHaloAPU几乎一无所知。例如，我们最近报道了顶级StrixPointSKU的性能。然而，除了透露StrixAPU将依赖Zen5CPU和RDNA3+iGPU之外，AMD尚未正式确认计算单元数量、缓存大小等细节。

今天，由于网上发布并随后被HKEPC发现的一份泄露的AMD文件，我们似乎拥有了StrixPoint和StrixHalo的官方规格。

AMDStrixHalo：16个完整Zen5核心+RDNA3.5

AMD的下一代旗舰APU以StrixHalo为开端，显然是基于小的，最高拥有16个Zen5核心，分布在两个CCD和32个线程中。每个CCD每个核心都有1MB的L2缓存和32MB的L3缓存。因此，我们正在查看16MB的L2缓存和64MB的总L3缓存。

在GPU方面，StrixHalo的RDNA3.5iGPU据报道携带20个WGP或40个CU。例如，RX7600XT只有32个CU。为此，指出StrixHalo比RX7600XT(亚马逊有售)更快。

此外，似乎还有32MB的MALL(附加最后一级内存)缓存。32MBMALL缓存的存在对于StrixHaloAPU来说应该是个好兆头，因为由于缺乏专用VRAM，iGPU经常缺乏内存带宽。

其他值得注意的细节包括对LPDDR5X-8000RAM的支持以及具有高达60TOP计算能力的NPU。

最后，StrixHaloAPU的功率预算似乎为70W，AMD允许将配置为高达130WTDP。

AMDStrixPoint：Zen5+Zen5c混合设计

与StrixHalo不同的是，主流的StrixPointAPU据称是单片的，并采用混合设计，混合了标准Zen5和较小的Zen5c核心。CPU显然最高拥有12个核心/24个线程，每个核心承载1MB的二级缓存。L3缓存总量为24MB。

在图形方面，据报道RDNA3+iGPU具有8个WGP或16个CU，没有任何MALL缓存。因此，虽然我们可以期待比当前Radeon780M更好的性能，但由于其精简特性和带宽限制，StrixPoint将远远低于StrixHalo产品。

最后，StrixPointAPU的NPU据称最多只能达到50个TOP，的功率范围为45W到65W。

AMD预计将在今年晚些时候发布StrixPontAPU，可能是在6月的Computex上。因此，我们不必等待太久就能知道Strix为市场带来了什么样的性能。

　　免责声明：本文由用户上传，与本网站立场无关。财经信息仅供读者参考，并不构成投资建议。投资者据此操作，风险自担。 如有侵权请联系删除！